Busca avançada

Uma metodologia para aceleração de algoritmos de ponto flutuante em FPGAs

Processo: 14/20835-2
Linha de fomento:Bolsas no Brasil - Iniciação Científica
Vigência (Início): 01 de janeiro de 2015
Vigência (Término): 31 de dezembro de 2015
Área do conhecimento:Ciências Exatas e da Terra - Ciência da Computação - Metodologia e Técnicas da Computação
Pesquisador responsável:Ricardo Menotti
Beneficiário:
Instituição-sede : Centro de Ciências Exatas e de Tecnologia (CCET). Universidade Federal de São Carlos (UFSCAR). São Carlos, SP, Brasil
Assunto(s):Computação reconfigurável

Resumo

Os FPGAs têm se mostrado eficientes em termos de desempenho e consumo de energia para inúmeras aplicações, tanto de sistemas embarcados quanto na computação de alto desempenho. O principal desafio para o uso mais intensivo desta tecnologia está na dificuldade em se programar estes dispositivos. Para minimizar este problema, diversas aplicações são implementadas em software, com partes críticas executando em hardware. A densidade dos FPGAs atuais permitem a implementação de aplicações complexas. O objetivo desta pesquisa é desenvolver uma metodologia para acelerar algoritmos de ponto flututante em FPGAs. A partir de um benchmark serão identificadas as seções críticas da aplicação para serem implementadas em hardware dedicado e integradas ao software original. O estudo deverá analisar a melhor forma de integrar o software e o hardware, implementando aceleradores ligados ao barramento. A plataforma inicial de validação da metodologia será baseada no kit de FPGA DE2-115 da Altera, usando-se a linguagem VHDL e a ferramenta Quartus II da Altera. Como plataforma de software, será adotado o processador Nios II, também da Altera, por sua facilidade de uso e integração com as demais ferramentas. Espera-se aplicar a metodologia em pelo menos duas aplicações com características distintas. Ao término do projeto, espera-se elaborar um roteiro detalhado desta metodologia, evidenciando os pontos críticos. (AU)