Busca avançada
Ano de início
Entree

Execução segura de algoritmos criptográficos

Processo: 14/50704-7
Linha de fomento:Auxílio à Pesquisa - Parceria para Inovação Tecnológica - PITE
Vigência: 01 de novembro de 2015 - 31 de dezembro de 2018
Área do conhecimento:Ciências Exatas e da Terra - Ciência da Computação
Convênio/Acordo: Intel
Pesquisador responsável:Julio César López Hernández
Beneficiário:Julio César López Hernández
Instituição-sede: Instituto de Computação (IC). Universidade Estadual de Campinas (UNICAMP). Campinas, SP, Brasil
Empresa: Intel Semicondutores do Brasil Ltda
Pesquisadores principais:Diego de Freitas Aranha ; Ricardo Dahab
Assunto(s):Análise numérica  Algoritmos  Criptologia 

Resumo

FORMTEXTA Internet das Coisas (The Internet of Things - loT) permite a interconexão de dispositivos embarcados que manipulam dados de diferentes tipos e realizam tarefas críticas. Este cenário promete trazer benefícios diretos para as vidas das messpas, mas definitivamente traz novos requisitos para sua implementação efetiva. Entre esses requisitos, segurança e privacidade surgiram como dimensões novas e desafiadores para o projeto de sistemas embarcados. Desta forma, encontrar soluções para este problema é essencial. Apesar da importância de equipar a loT com segurança fortes, a mudança de paradigma trazida pora essa nova tecnologia traz como problema relevante o projeto desses mecanismos de segurança: enquanto os dispositivos precisam ser mantidos pequenos e baratos, o volume gigantesco de dados e sua natureza potencialmente sensível terão implicações importantes do ponto de vista de privacidade. Ao mesmo tempo qualquer solução prática para o problema precisa considerar as restrições de recursos na plataforma-alvo e sua proteção limitada contra manipulação. Neste contexto, este projeto de pesquisa propõe o projeto simultâneo de funcionalidades em hardware e software criptográfico que atuem em conjunto para a proteção de sistemas embarcados operando em um ambiente loT. O objetivo é, portanto, projetar e implementar esquemas criptográficos leves para dispositivos loT e outras plataformas embarcadas, integrando-os com resistência a canal lateral fornecida em nível de instrução pela arquitetura. A combinação de recursos em hardware software deve ser validada por análise formal e avaliação experimental. (AU)